blob: a2cbb114addd19c5ac58d462d2c08b64af9f440f (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
|
/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
/*
* Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries.
*/
#ifndef _DT_BINDINGS_RESET_IPQ_GCC_IPQ9650_H
#define _DT_BINDINGS_RESET_IPQ_GCC_IPQ9650_H
#define GCC_ADSS_BCR 0
#define GCC_ADSS_PWM_CLK_ARES 1
#define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR 2
#define GCC_APC0_VOLTAGE_DROOP_DETECTOR_GPLL0_CLK_ARES 3
#define GCC_APSS_AHB_CLK_ARES 4
#define GCC_APSS_ATB_CLK_ARES 5
#define GCC_APSS_AXI_CLK_ARES 6
#define GCC_APSS_TS_CLK_ARES 7
#define GCC_BOOT_ROM_AHB_CLK_ARES 8
#define GCC_BOOT_ROM_BCR 9
#define GCC_CMN_12GPLL_AHB_CLK_ARES 10
#define GCC_CMN_12GPLL_APU_CLK_ARES 11
#define GCC_CMN_12GPLL_SYS_CLK_ARES 12
#define GCC_CMN_BLK_BCR 13
#define GCC_CMN_LDO_CLK_ARES 14
#define GCC_CPUSS_TRIG_CLK_ARES 15
#define GCC_GP1_CLK_ARES 16
#define GCC_GP2_CLK_ARES 17
#define GCC_GP3_CLK_ARES 18
#define GCC_MDIO_AHB_CLK_ARES 19
#define GCC_MDIO_BCR 20
#define GCC_NSSCC_CLK_ARES 21
#define GCC_NSSCFG_CLK_ARES 22
#define GCC_NSSNOC_ATB_CLK_ARES 23
#define GCC_NSSNOC_MEMNOC_1_CLK_ARES 24
#define GCC_NSSNOC_MEMNOC_CLK_ARES 25
#define GCC_NSSNOC_NSSCC_CLK_ARES 26
#define GCC_NSSNOC_PCNOC_1_CLK_ARES 27
#define GCC_NSSNOC_QOSGEN_REF_CLK_ARES 28
#define GCC_NSSNOC_SNOC_1_CLK_ARES 29
#define GCC_NSSNOC_SNOC_CLK_ARES 30
#define GCC_NSSNOC_TIMEOUT_REF_CLK_ARES 31
#define GCC_NSSNOC_XO_DCD_CLK_ARES 32
#define GCC_NSS_BCR 33
#define GCC_NSS_TS_CLK_ARES 34
#define GCC_PCIE0PHY_PHY_BCR 35
#define GCC_PCIE0_AHB_CLK_ARES 36
#define GCC_PCIE0_AHB_RESET 37
#define GCC_PCIE0_AUX_CLK_ARES 38
#define GCC_PCIE0_AUX_RESET 39
#define GCC_PCIE0_AXI_M_CLK_ARES 40
#define GCC_PCIE0_AXI_M_RESET 41
#define GCC_PCIE0_AXI_M_STICKY_RESET 42
#define GCC_PCIE0_AXI_S_BRIDGE_CLK_ARES 43
#define GCC_PCIE0_AXI_S_CLK_ARES 44
#define GCC_PCIE0_AXI_S_RESET 45
#define GCC_PCIE0_AXI_S_STICKY_RESET 46
#define GCC_PCIE0_BCR 47
#define GCC_PCIE0_CORE_STICKY_RESET 48
#define GCC_PCIE0_LINK_DOWN_BCR 49
#define GCC_PCIE0_PHY_BCR 50
#define GCC_PCIE0_PIPE_CLK_ARES 51
#define GCC_PCIE0_PIPE_RESET 52
#define GCC_PCIE1PHY_PHY_BCR 53
#define GCC_PCIE1_AHB_CLK_ARES 54
#define GCC_PCIE1_AHB_RESET 55
#define GCC_PCIE1_AUX_CLK_ARES 56
#define GCC_PCIE1_AUX_RESET 57
#define GCC_PCIE1_AXI_M_CLK_ARES 58
#define GCC_PCIE1_AXI_M_RESET 59
#define GCC_PCIE1_AXI_M_STICKY_RESET 60
#define GCC_PCIE1_AXI_S_BRIDGE_CLK_ARES 61
#define GCC_PCIE1_AXI_S_CLK_ARES 62
#define GCC_PCIE1_AXI_S_RESET 63
#define GCC_PCIE1_AXI_S_STICKY_RESET 64
#define GCC_PCIE1_BCR 65
#define GCC_PCIE1_CORE_STICKY_RESET 66
#define GCC_PCIE1_LINK_DOWN_BCR 67
#define GCC_PCIE1_PHY_BCR 68
#define GCC_PCIE1_PIPE_CLK_ARES 69
#define GCC_PCIE1_PIPE_RESET 70
#define GCC_PCIE2PHY_PHY_BCR 71
#define GCC_PCIE2_AHB_CLK_ARES 72
#define GCC_PCIE2_AHB_RESET 73
#define GCC_PCIE2_AUX_CLK_ARES 74
#define GCC_PCIE2_AUX_RESET 75
#define GCC_PCIE2_AXI_M_CLK_ARES 76
#define GCC_PCIE2_AXI_M_RESET 77
#define GCC_PCIE2_AXI_M_STICKY_RESET 78
#define GCC_PCIE2_AXI_S_BRIDGE_CLK_ARES 79
#define GCC_PCIE2_AXI_S_CLK_ARES 80
#define GCC_PCIE2_AXI_S_RESET 81
#define GCC_PCIE2_AXI_S_STICKY_RESET 82
#define GCC_PCIE2_BCR 83
#define GCC_PCIE2_CORE_STICKY_RESET 84
#define GCC_PCIE2_LINK_DOWN_BCR 85
#define GCC_PCIE2_PHY_BCR 86
#define GCC_PCIE2_PIPE_CLK_ARES 87
#define GCC_PCIE2_PIPE_RESET 88
#define GCC_PCIE3PHY_PHY_BCR 89
#define GCC_PCIE3_AHB_CLK_ARES 90
#define GCC_PCIE3_AHB_RESET 91
#define GCC_PCIE3_AUX_CLK_ARES 92
#define GCC_PCIE3_AUX_RESET 93
#define GCC_PCIE3_AXI_M_CLK_ARES 94
#define GCC_PCIE3_AXI_M_RESET 95
#define GCC_PCIE3_AXI_M_STICKY_RESET 96
#define GCC_PCIE3_AXI_S_BRIDGE_CLK_ARES 97
#define GCC_PCIE3_AXI_S_CLK_ARES 98
#define GCC_PCIE3_AXI_S_RESET 99
#define GCC_PCIE3_AXI_S_STICKY_RESET 100
#define GCC_PCIE3_BCR 101
#define GCC_PCIE3_CORE_STICKY_RESET 102
#define GCC_PCIE3_LINK_DOWN_BCR 103
#define GCC_PCIE3_PHY_BCR 104
#define GCC_PCIE3_PIPE_CLK_ARES 105
#define GCC_PCIE3_PIPE_RESET 106
#define GCC_PCIE4PHY_PHY_BCR 107
#define GCC_PCIE4_AHB_CLK_ARES 108
#define GCC_PCIE4_AHB_RESET 109
#define GCC_PCIE4_AUX_CLK_ARES 110
#define GCC_PCIE4_AUX_RESET 111
#define GCC_PCIE4_AXI_M_CLK_ARES 112
#define GCC_PCIE4_AXI_M_RESET 113
#define GCC_PCIE4_AXI_M_STICKY_RESET 114
#define GCC_PCIE4_AXI_S_BRIDGE_CLK_ARES 115
#define GCC_PCIE4_AXI_S_CLK_ARES 116
#define GCC_PCIE4_AXI_S_RESET 117
#define GCC_PCIE4_AXI_S_STICKY_RESET 118
#define GCC_PCIE4_BCR 119
#define GCC_PCIE4_CORE_STICKY_RESET 120
#define GCC_PCIE4_LINK_DOWN_BCR 121
#define GCC_PCIE4_PHY_BCR 122
#define GCC_PCIE4_PIPE_CLK_ARES 123
#define GCC_PCIE4_PIPE_RESET 124
#define GCC_QDSS_APB2JTAG_CLK_ARES 125
#define GCC_QDSS_AT_CLK_ARES 126
#define GCC_QDSS_BCR 127
#define GCC_QDSS_CFG_AHB_CLK_ARES 128
#define GCC_QDSS_DAP_AHB_CLK_ARES 129
#define GCC_QDSS_DAP_CLK_ARES 130
#define GCC_QDSS_ETR_USB_CLK_ARES 131
#define GCC_QDSS_EUD_AT_CLK_ARES 132
#define GCC_QDSS_STM_CLK_ARES 133
#define GCC_QDSS_TRACECLKIN_CLK_ARES 134
#define GCC_QDSS_TSCTR_DIV16_CLK_ARES 135
#define GCC_QDSS_TSCTR_DIV2_CLK_ARES 136
#define GCC_QDSS_TSCTR_DIV3_CLK_ARES 137
#define GCC_QDSS_TSCTR_DIV4_CLK_ARES 138
#define GCC_QDSS_TSCTR_DIV8_CLK_ARES 139
#define GCC_QDSS_TS_CLK_ARES 140
#define GCC_QPIC_AHB_CLK_ARES 141
#define GCC_QPIC_BCR 142
#define GCC_QPIC_CLK_ARES 143
#define GCC_QPIC_IO_MACRO_CLK_ARES 144
#define GCC_QPIC_SLEEP_CLK_ARES 145
#define GCC_QUPV3_2X_CORE_CLK_ARES 146
#define GCC_QUPV3_AHB_MST_CLK_ARES 147
#define GCC_QUPV3_AHB_SLV_CLK_ARES 148
#define GCC_QUPV3_BCR 149
#define GCC_QUPV3_CORE_CLK_ARES 150
#define GCC_QUPV3_WRAP_SE0_BCR 151
#define GCC_QUPV3_WRAP_SE0_CLK_ARES 152
#define GCC_QUPV3_WRAP_SE1_BCR 153
#define GCC_QUPV3_WRAP_SE1_CLK_ARES 154
#define GCC_QUPV3_WRAP_SE2_BCR 155
#define GCC_QUPV3_WRAP_SE2_CLK_ARES 156
#define GCC_QUPV3_WRAP_SE3_BCR 157
#define GCC_QUPV3_WRAP_SE3_CLK_ARES 158
#define GCC_QUPV3_WRAP_SE4_BCR 159
#define GCC_QUPV3_WRAP_SE4_CLK_ARES 160
#define GCC_QUPV3_WRAP_SE5_BCR 161
#define GCC_QUPV3_WRAP_SE5_CLK_ARES 162
#define GCC_QUPV3_WRAP_SE6_BCR 163
#define GCC_QUPV3_WRAP_SE6_CLK_ARES 164
#define GCC_QUPV3_WRAP_SE7_BCR 165
#define GCC_QUPV3_WRAP_SE7_CLK_ARES 166
#define GCC_QUSB2_0_PHY_BCR 167
#define GCC_QUSB2_1_PHY_BCR 168
#define GCC_SDCC1_APPS_CLK_ARES 169
#define GCC_SDCC1_ICE_CORE_CLK_ARES 170
#define GCC_SDCC_BCR 171
#define GCC_TLMM_AHB_CLK_ARES 172
#define GCC_TLMM_BCR 173
#define GCC_TLMM_CLK_ARES 174
#define GCC_UNIPHY0_AHB_CLK_ARES 175
#define GCC_UNIPHY0_BCR 176
#define GCC_UNIPHY0_PMA_BCR 177
#define GCC_UNIPHY0_SYS_CLK_ARES 178
#define GCC_UNIPHY0_XPCS_ARES 179
#define GCC_UNIPHY1_AHB_CLK_ARES 180
#define GCC_UNIPHY1_BCR 181
#define GCC_UNIPHY1_PMA_BCR 182
#define GCC_UNIPHY1_SYS_CLK_ARES 183
#define GCC_UNIPHY1_XPCS_ARES 184
#define GCC_UNIPHY2_AHB_CLK_ARES 185
#define GCC_UNIPHY2_BCR 186
#define GCC_UNIPHY2_PMA_BCR 187
#define GCC_UNIPHY2_SYS_CLK_ARES 188
#define GCC_UNIPHY2_XPCS_ARES 189
#define GCC_USB0_AUX_CLK_ARES 190
#define GCC_USB0_MASTER_CLK_ARES 191
#define GCC_USB0_MOCK_UTMI_CLK_ARES 192
#define GCC_USB0_PHY_BCR 193
#define GCC_USB0_PHY_CFG_AHB_CLK_ARES 194
#define GCC_USB0_PIPE_CLK_ARES 195
#define GCC_USB0_SLEEP_CLK_ARES 196
#define GCC_USB1_BCR 197
#define GCC_USB1_MASTER_CLK_ARES 198
#define GCC_USB1_MOCK_UTMI_CLK_ARES 199
#define GCC_USB1_PHY_CFG_AHB_CLK_ARES 200
#define GCC_USB1_SLEEP_CLK_ARES 201
#define GCC_USB3PHY_0_PHY_BCR 202
#define GCC_USB_BCR 203
#define GCC_UNIPHY1_XLGPCS_ARES 204
#define GCC_UNIPHY2_XLGPCS_ARES 205
#endif
|
